



無線通信システム研究会
(H25.07.19)

MIMOフェージングエミュレータの 開発とその応用

中田 克弘

小谷 里佳子

唐沢 好男

電気通信大学



発表の内容

- MIMO端末性能評価環境(MIMO-OTA)
- 簡易型MIMOフェージングエミュレータ
 - ー 簡易型MIMO-OTAシステム
 - ー 簡易型構成への2ステージ法の組込
- 信号処理部のFPGA実装
- システム評価への応用
 - ー 地デジ放送信号のMRCダイバーシティ評価
 - ー 無線LANの伝送特性評価
- まとめ

MIMO端末を実際に近い電波環境で評価したい

測定環境が必要

MIMO-OTAシステムの構築


Fading Emulator 方式

今回の発表内容はこちら

電波反射箱方式
Reverberation Chamber Type


OTA: Over-the Air

フェージングエミュレータ(FE)タイプOTA: 全体構成



FE-2型(アンテナブランチ制御型:提案方式)

特徴: 機能分担し、夫々に時間変動制御をどこにも含まない




MIMO-OTA測定法:2ステージ法


第1ステージでの測定

電波暗室内にプローブアンテナを配置できるスペースがない

例えば、自動車に取り付けられた大規模アンテナシステムなど




2ステージ法を取り入れた提案構成 (FE-2型簡易構成)



試作したMIMOフェージングエミュレータの性能諸元 (FPGA実装)

FPGA	評価ボード	XILINX ML605	
	搭載IC	XLINX Virtex-6 LX240T XC6VLX240	
入出力	A/D コンバータ	4DSP FMC104	
	D/A コンバータ	4DSP FMC204	
	入力ポート数M	4	
	出力ポート数N	4	
	サンプリング周波数 f_s	160 MHz	
	IF 周波数 IF信号帯域	~40MHz ~40MHz	
信号処理	プローブアンテナ数L	8	16
		遅延	遅延波数K
	遅延時間 τ_k	6.25ns~50 μ s	6.25ns~25 μ s
	分解能	6.25ns	6.25ns
ドップラー	ドップラー周波数: f_D	~1MHz	
	分解能	0.60Hz	

前回試作システムからの変更部分



試作した信号処理部の外観
(28cm × 22cm × 5cm)

道具ができたので、使ってみたい

- 1) 地デジ信号 (ISDB-T) のMRCダイバーシチ受信
- 2) 無線LANの伝送特性評価

応用その1

- 4アンテナMRCダイバーシチ受信特性評価への応用




Panasonic TH-L17F1




(裏面)


実験系とダイバーシチアンテナ構成



実験装置




評価結果例 (ドップラー広がりに対する耐性)




応用その2: 無線LAN(IEEE802.11n)のフェージング耐性評価

AP



WZR-AMPG300NH

UE/UT



Intel Centrino Advanced-n 6200


データ




受信確認




実験構成 (フィードバックループを組む)



測定結果の例(フェージングに対する耐性)



ドップラ広がりに対する耐性



遅延広がりに対する耐性

まとめ

- 1) 非常に簡易な構成で、多様なフェージング環境を生成するフェージングエミュレータを、FPGAで実現した
- 2) 伝搬環境パラメータと受信アンテナ特性をパソコンから入力することによって、 4×4 MIMOフェージング環境がリアルタイムに生み出される

MIMO-OTAシステムの開発を、自らのMIMO通信方式研究のための道具作りと位置付けている(研究に必要なものであって、世の中に無いもの、あるいは、高価で買えないものを、自分らで作るという考え)

今後は、道具づくりから、積極的な活用フェーズに進んでゆきたい